你倒是发啊...

74161芯片是可预置的4位二进制同步计数器（异步清除）
共有8个管脚哦~~~分别是A,B,C,D,QA,QB,QC,QD,VCC,GND,ENT,ENP,CLR,CLK,LOAD,RCO
一般来说还有一个叫54161，那个和74161功能相同，但稳定性高，适用工业上使用，而74161适合商用，所以54161比74161性能参数更广泛一点~~~~


下面我来为大家介绍一下各个管脚的作用啊~~~~
VCC：接高电压，这就不用说了。
GND: 接低电压，这也不用说了。
DCBA四个端口：是用来预置的，可以先设置这四个端口电压，高电压(5V)为1,低电压(0V)为0。D是最高位，A是最低位。所以，若DCBA为高低高低。就预置了1010.哈哈~~~
QD，QC，QB，QA四个端口：是用来输出的哇~~~QD为最高位，QA为最低位。高电压(5V)为1,低电压(0V)为0，如果QD，QC，QB，QA为高低低高，那么输出1001.
CLR：CLR是Clear的缩写。161 的清除端是异步的。当清除端 CLEAR 为低电平时，不管时钟端 CLOCK 状态如何，即可完成清除功能。
CLK：CLK是Clock的缩写。161 的计数是同步的，靠 CLOCK 同时加在四个触发器上而实现的。每经过一个时钟周期，在 CLOCK 上升沿作用下，QD，QC，QB，QA四个端口完成二进制中的自增1，QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。
ENT，ENP：这两个是控制引脚，只有当两个同时为高电平时，CLK的震荡信号才会对QD，QC，QB，QA。否则QD，QC，QB，QA电平保持原有状态。
LOAD：是一个输入端，当LOAD为低电平时，在CLOCK上升沿作用下，QD，QC，QB，QA四个端口与D，C，B，A四个端口相一致。
RCO(RIPPLE CARRY OUTPUT)：在电路模为16的情况下，当QD，QC，QB，QA四个端口为1111时，在下一个上升沿触发下，QD，QC，QB，QA溢出，RCO显示高电平。



还有。。。。。在Proteus仿真中一般只有14个脚，去掉了VCC，GND....
剩下的引脚名如下：
PCO 进位输出端
CLOCK 时钟输入端（上升沿有效）
CLEAR 异步清除输入端（低电平有效）
ENP 计数控制端
ENT 计数控制端
ABCD 并行数据输入端
LOAD 同步并行置入控制端（低电平有效）
QA－QD 输出端

74161各个管脚的功能可以看看这张表啦~~~~

太好了...有点懂了

~~~~只是有点懂吗？
求贴吧关注啊亲~~~


我又粗线了~~~~下面给大家介绍的是74161芯片工作状态的时序图。。。

然后是适合的工作状态参数：

这个。。其实在实际运用中没什么用啦。。只要不是特殊情况基本用不到
只是为了保持技术文档的资料完整性而已~~

教三做实验那会，我弄爆了好几个，在者说我那破电脑半天死个七八次。真主，不给力啊

学校电脑很烂的~~上次没保存就死掉了，害我重做一遍=。=

To Be Continue.....
有时间再发“同步计数”“异步计数”“全体清零”“全体置数”的教程~
还有“单个74161工作”“多个74161级联”的教程~


我又粗线了，介绍完74161芯片，下面向大家介绍的是以74161为核心的计数器电路
首先要说的是，计数器的清零方式，分为“全部置数”和“直接清零”。

辛苦了啊~~~