赤脚白虎吧 关注:13贴子:244


IP属地:四川1楼2011-06-23 22:11回复
    说明MOS器件的基本工作原理。它与BJT基本工作原理的区别是什么?
    MOS器件基于表面感应的原理,是利用垂直的栅压VGS实现对水平IDS的控制。它是多子(多数载流子)器件。用跨导描述其放大能力。
    双极型晶体管(BJT)是利用发射结、集电结成的体内器件,由基极电流控制集电极电流的两种载流子均起作用的器件。用电流放大系数描述其放大能力。


    IP属地:四川7楼2011-06-23 22:25
    回复
      2025-08-30 12:46:38
      广告
      不感兴趣
      开通SVIP免广告
      画出MOS器件的输出特性曲线。指出MOS器件和BJT输出特性曲线的异同。
      双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似,但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ,双极性晶体管的输出特性曲线的参变量是基极电流IB。

      


      IP属地:四川9楼2011-06-23 22:28
      回复
        画出增强型(Enhancement) NMOS晶体管和耗尽型(Depletion)NMOS晶体管的输出特性曲线。标出它们阈值电压VT(Threshold voltage) 、 夹断电压VP (pinch-off)的符号。
        耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。


        


        IP属地:四川10楼2011-06-23 22:29
        回复
          列出影响MOS晶的阈值电压VT 的因素。为什么硅栅NMOS器件相对于铝栅NMOS器件容
          易获得增强型器件?
          第一个影响阈值电压的因素是作为介质的二氧化硅(栅氧化层)中的电荷Qss以及电荷的性质。
          第二个影响阈值电压的因素是衬底的掺杂浓度。
          第三个影响阈值电压的因素是由栅氧化层厚度tOX决定的单位面积栅电容的大小。
          第四个对器件阈值电压具有重要影响的参数是栅材料与硅衬底的功函数差ΦMS的数值。铝栅的ΦMS为-0.3V硅栅为+0.8V。所以硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件。


          IP属地:四川11楼2011-06-23 22:30
          回复
               写出MOS晶体管的线性区、饱和区和截止区的电流-电压特性方程。何谓萨式方程?



            IP属地:四川12楼2011-06-23 22:31
            回复
              说明MOS晶体管的最高工作频率同栅极输入电容之间的关系。
              MOS晶体管的最高工作频率栅极输入电容正比于栅区面积乘单位面积栅电容。


              IP属地:四川13楼2011-06-23 22:31
              回复
                什么是MOS晶体管的衬底偏置效应?CMOS倒相器有衬底偏置效应吗?
                当MOS晶体管的源极和衬底不相连时,即VBS (Bulk-Source) ≠0 的情况,由基本的pn结理论可知,处于反偏的pn结的耗尽层将展宽。由于栅电容两边电荷守衡,所以,在栅上电荷没有改变的情况下,耗尽层电荷的增加,必然导致沟道中可动电荷的减少,从而导致导电水平下降。若要维持原有的导电水平,必须增加栅压,即增加栅上的电荷数。对器件而言,衬底偏置电压的存在,将使MOS晶体管的阈值电压的数值提高。对NMOS,VTN更正,对PMOS,VTP更负,即阈值电压的绝对值提高了。CMOS倒相器没有衬底偏置效应,但CMOS传输门有。


                IP属地:四川14楼2011-06-23 22:32
                回复
                  2025-08-30 12:40:38
                  广告
                  不感兴趣
                  开通SVIP免广告
                  为什么通常PMOS管的(W/L)P 比NMOS管的宽长比(W/L)N大?大多少倍?
                  因为有效电子迁移率比有效空穴迁移率约高出2.5倍,为保证导电因子相等,进而保证有对称的电流特性、跨导等,往往在设计输出级电路时,要求PMOS管的(W/L)P 比NMOS管的宽长比(W/L)N大2.5倍。


                  IP属地:四川15楼2011-06-23 22:32
                  回复
                       NMOS传输门和PMOS传输门在传输高电平和低电平时,各有什么特点。
                    NMOS传输门在传输高电平时,有阈值电压损耗,NMOS传输门可以完全地传输低电平。PMOS传输门在传输低电平时,有阈值电压损耗,PMOS传输门可以完全地传输高电平。


                    IP属地:四川16楼2011-06-23 22:32
                    回复
                         何谓三态逻辑?
                      三态门是一种非常有用的逻辑部件,它被广泛地应用在总线结构的电路系统中。所谓三态逻辑,是指该逻辑门除了正常的“0”、“1”两种输出状态外,还存在第三态:高阻输出态(Z)。


                      IP属地:四川17楼2011-06-23 22:33
                      回复
                        画出CMOS传输门的电路图,它有衬底偏置效应吗?

                        CMOS传输门有衬底偏置效应。


                        IP属地:四川18楼2011-06-23 22:34
                        回复
                          电学设计规则包括哪些内容?
                          包括3个方面,即工艺参数、晶体管的电学参数、电阻参数。


                          IP属地:四川19楼2011-06-23 22:34
                          回复
                            工艺对设计的制约包括哪些方面?
                            l) 最小加工尺寸和集成度对设计的制约。任何一条工艺线均有标称加工尺寸,这样的标称尺寸就决定了我们设计的MOS器件的沟道长度L。另一方面,即使是具有相同的标称尺寸,在各图形具体的加工精度上还有差别。工艺线的加工还有一个最大芯片尺寸(粗略地反应了集成度)的限制。
                            2)标准工艺流程对特殊工艺要求的制约。通常是要求设计迁就工艺,如果不是特别的需要,设计者尽量地不要增加额外的工艺要求。
                            3)工艺参数对设计的制约。由工艺决定的电路的重要参数有阈值电压、薄层电阻和单位面积电容等。


                            IP属地:四川20楼2011-06-23 22:34
                            回复
                              2025-08-30 12:34:38
                              广告
                              不感兴趣
                              开通SVIP免广告
                              版图设计规则包括哪些内容?
                              设计规则由两个子集组成:几何设计规则和电学设计规则。几何设计规则给出的是一组版图设计的最小允许尺寸,设计者不能突破这些最小尺寸的限制,也就是说,在设计版图时对这些位置的版图图形尺寸,只能是大于或等于设计规则的描述,而不能小于这些尺寸,它是集成电路版图设计的依据。这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸,它所代表的是容差的要求。电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数,是电路与系统设计、模拟的依据


                              IP属地:四川21楼2011-06-23 22:35
                              回复