-
0要电路图,drc,lvs,版图
-
0佬们
-
0
-
1求助贴,求教为什么我把同学发我的文件添加到自己的库中缺无法打开,但是文件应该没有问题。
-
0请问大佬,里面的负载牵引工具的名字是啥啊,找不到
-
1
-
0
-
0
-
9ERROR(ORCAP-32007):Netrev failed.Please refer to Session log or netrev.lst for details。
-
0Macbook可以安装cadence么?
-
0
-
0
-
2
-
6
-
1
-
1试了好几次好几个方法都不行,有没有大佬可以,有偿的!!
-
7cadence ic617
-
4新手 在练习用 ade做仿真,用的是师姐给的smic13工艺库,应该是没有问题的,但是仿真时出现 bad subckt错误
-
0纯新手求助,有没有大佬知道17.4里如何把焊盘上的丝印删除,也就是部分删除丝印线。网上教程都是16.6的,好多都不行
-
1画layout的时候用DRC出现了很多off grid polygon on……这样的错误该怎么改啊
-
0
-
1
-
0仿真74ls系列芯片,但是工作时测量电源输入电流是0,无法测量功耗。
-
5如题,请大侠们赐教
-
0求助各位大神,想用Allegro画一个TOP和BOT层都有表贴焊盘的原器件封装,但是发现在制作封装时焊盘只能放置在top层,请问有办法将焊盘放到bot层吗
-
1不能直接打开吗,在网上看了教程,下载好麻烦
-
0cadence license manager安装时,无法选择路径,总是自动安装在c/windows路径下面,关键是在这个路径下,安装后面都用不了。咋解决。
-
1
-
1除了自己画有没有其他好的方法
-
1RestoreDesign之后,发现重新report_timing和之前的结果不一致了,一样的path,但是cell/net delay都不一致了,有大佬遇见过类似的问题吗? 已经检查了rcmode,delaymode ,以及一些全局变量,都没有变化
-
7导入网表时弹出netrev对话框 内容是 Program has encountered a problem and must exit.The design will be saved as a .SAV file that can be recove
-
0
-
6
-
0请问有没有大神能教教我注册38度电子发烧友啊,注册了说接收邮件,但一直没收到啊
-
1
-
2
-
1cadence还是很好用的
-
3
-
0111